FinFET在22nm节点的首次商业化带来了制造“大脑”中的晶体管-微动开关的颠覆性变化。
芯片。
与先前的平面晶体管相比，由“鳍”形成的沟道被去除。
与闸门的三个侧面接触更容易控制。
但是，随着3nm和5nm技术节点面临的问题不断累积，FinFET的有效性已达到极限。
晶体管缩放的难度在每个技术节点，设备制造商都可以减小器件面积，降低成本和功耗，并通过缩小晶体管来实现性能提升。
此方法也称为PPAC（功率，性能，面积，成本）缩放。
但是，进一步减小FinFET的尺寸将限制驱动电流和静电控制能力。
在平面晶体管中，可以增加沟道宽度以驱动更多电流并提高导通和关断速度。
然而，随着CMOS设计的发展，标准单元的轨道高度持续减小，这导致“鳍”的尺寸的限制，并且基于5nm以下的节点制造的单鳍器件将不能。
提供足够的驱动电流。
另外，尽管“鳍”的三个侧面都可以相互连接。
由门控制，仍然有一侧不受控制。
随着栅极长度的缩短，短沟道效应将更加明显，并且更多的电流将通过器件底部的非接触部分泄漏。
因此，尺寸较小的设备将无法满足功耗和性能要求。
用纳米片代替鳍片全封闭栅极（GAA）是一种改进的晶体管结构，其中通道的所有侧面都与栅极接触，因此可以实现连续缩放。
具有这种结构的晶体管称为全封闭栅极（GAA）晶体管，并且已经出现了这种晶体管的许多变体。
早期的GAA设备使用垂直堆叠纳米薄片的方法，即将水平放置的薄片彼此分开放置在网格中。
与FinFET相比，此方法下的沟道更易于控制。
与FinFET必须排列多个鳍以增加电流不同，GAA晶体管只需要垂直堆叠几个纳米片，并允许栅极包裹沟道以获得更强的载流能力。
这样，仅需缩放这些纳米薄片就可以进行调整以满足晶体管尺寸的特定性能要求。
但是，就像鳍片一样，随着技术的进步和特征尺寸的不断减小，鳍片的宽度和间距将继续缩小。
当薄片的宽度几乎等于厚度时，这些纳米薄片将看起来更像“纳米线”。
制造挑战尽管纳米片的概念很简单，但它给实际制造带来了许多新挑战。
一些制造挑战源于结构，而其他一些挑战则与满足PPAC缩放目标所需的新材料有关。
具体而言，施工中的主要挑战来自结构的复杂性。
要制造GAA晶体管，首先必须交替使用Si和SiGe外延层形成超晶格并将其用作纳米片结构的基础，然后将电介质隔离层沉入内部（用于保护源极） /漏极并确定栅极宽度），并通过蚀刻去除沟道的牺牲层。
在去除牺牲层之后留下的空间，包括纳米片之间的空间，需要填充由电介质和金属制成的栅极。
未来的网格可能会使用新的金属材料，其中钴已进入评估阶段。
制造商还考虑了钌，钼，镍和各种合金。
不断的进步GAA晶体管最终将取代FinFET，并且其中的纳米片将逐渐发展成纳米线。
GAA结构应能够应用于计划中当前包括的所有高级流程节点。
从最早的平面结构开始，晶体管体系结构已取得了长足的进步，并有效地促进了智能互连的发展，而这一切都是早期行业先驱者无法想象的。
随着全封闭栅晶体管的问世，我们也热切期望它为世界带来更多惊人的最终用户设备和功能。